本课程《数字电路与逻辑设计》系统讲授数字系统设计的核心理论与方法。课程从逻辑代数基础出发，逐步深入讲解组合逻辑与时序逻辑电路的分析与设计，并引入硬件描述语言Verilog HDL进行现代数字系统建模。内容涵盖数制编码、逻辑化简、常用集成电路以及同步时序设计，旨在培养学员分析和设计数字硬件电路的能力。

逻辑代数基础
组合逻辑电路设计
时序逻辑电路设计
硬件描述语言




├─{01}--逻辑代数基础
│ #1.1#--图文.pdf
│ (1.1)--第一讲数字逻辑概述.ppt
│ (1.2)--第二讲码的概念.ppt
│ (1.5)--第三讲逻辑代数基础(1).ppt
│ (1.6)--逻辑代数的基本定理.ppt
│ (1.8)--第7讲逻辑代数基本运算3.ppt
│ (1.9)--第八讲逻辑函数的化简.ppt
│ [1.10]--卡诺图法化简.mp4
│ [1.1]--郭杰（数字逻辑）数制基础.mp4
│ [1.2]--郭杰（数字逻辑）数制转换.mp4
│ [1.3]--二进制数表示001.mp4
│ [1.4]--数制编码.mp4
│ [1.5]--逻辑代数基础.mp4
│ [1.6]--逻辑代数基本定理规则.mp4
│ [1.7]--逻辑函数的表示方法.mp4
│ [1.8]--逻辑函数标准表达方式.mp4
│ [1.9]--代数法化简.mp4
│
├─{02}--组合逻辑电路设计
│ (2.1)--第11讲组合逻辑电路的分析.ppt
│ (2.10)--第16讲组合逻辑电路的设计5.ppt
│ (2.2)--第12讲组合逻辑电路的设计.ppt
│ (2.3)--第13讲组合逻辑电路的设计2.ppt
│ (2.7)--第14讲组合逻辑电路的设计3.ppt
│ (2.8)--第15讲组合逻辑电路的设计4.ppt
│ [2.10]--组合逻辑电路的竞争冒险VA0.mp4
│ [2.1]--组合逻辑电路的分析VA0.mp4
│ [2.2]--组合逻辑电路的设计VA0.mp4
│ [2.3]--二进制数的加法器01VA0.mp4
│ [2.4]--二进制数的加法器02VA0.mp4
│ [2.5]--编码器VA0.mp4
│ [2.6]--BCD译码器VA0.mp4
│ [2.7]--译码器VA0.mp4
│ [2.8]--数据选择器VA0.mp4
│ [2.9]--数据分配器VA0.mp4
│
├─{03}--时序逻辑电路设计
│ (3.1)--第17讲时序逻辑电路的设计1.ppt
│ (3.2)--第18讲时序逻辑电路的设计2.ppt
│ (3.4)--第18讲时序逻辑电路的设计2.ppt
│ (3.5.1)--第19讲时序逻辑电路的分析1.ppt
│ (3.5.2)--第20讲时序逻辑电路的分析2.ppt
│ (3.6)--第21讲同步时序逻辑电路的设计.ppt
│ (3.7)--第22讲同步时序逻辑电路的设计2.ppt
│ [3.1]--SR锁存器VA0.mp4
│ [3.2]--触发器VA0(1).mp4
│ [3.3]--存储电路概述VA0.mp4
│ [3.4]--时序逻辑电路的基本概念VA0.mp4
│ [3.5]--同步时序逻辑电路的分析VA0.mp4
│ [3.6]--时序逻辑电路的设计VA0.mp4
│ [3.7]--时序逻辑电路的设计2VA0(1).mp4
│
└─{04}--硬件描述语言
(4.1)--第10讲Verilog概述.ppt
(4.6)--Verilog课后习题-李琳琪.doc
[4.1]--VerilogHDL的基本结构VA0.mp4
[4.2]--VerilogHDL的数据类型VA0.mp4
[4.3]--VerilogHDL中的建模方式VA0(1).mp4
[4.4]--VerilogHDL中的语句VA0(1).mp4
[4.5]--VerilogHDL中的运算符VA0(1).mp4